Lors du Symposium international de l’IEEE sur les circuits et les systèmes (ISCAS) de 2026, He Tingbo, cadre supérieur chez Huawei, a présenté la loi de mise à l’échelle Tau (τ), un cadre proposant que l’industrie déplace son principal objectif d’optimisation de la taille des transistors à la vitesse du signal.
Dans la théorie des circuits, la lettre grecque tau (τ) représente une constante de temps : en gros, la rapidité avec laquelle un signal peut passer d’un état à un autre sans s’enliser dans la résistance et la capacité du câblage et de l’appareil lui-même (souvent appelé retard RC). Plus τ est petit, plus un circuit peut basculer et traiter les données rapidement et efficacement.
Pour visualiser cela, imaginez une vaste chaîne de montage en usine. Pendant des décennies, la loi de Moore s’est concentrée sur la réduction de la taille des transistors pour en emballer davantage sur le sol. La loi Tau Scaling soutient qu’au-delà de la diminution du nombre de travailleurs, l’industrie doit repenser l’agencement pour raccourcir la distance parcourue par les produits.
Pour y parvenir, Huawei a développé LogicFolding, une technologie conçue pour briser les limites traditionnelles de la mise en page bidimensionnelle. En restructurant la logique pour raccourcir les chemins de câblage critiques, la société vise à augmenter la densité et les performances des transistors sans s’appuyer exclusivement sur les nœuds de lithographie les plus avancés.
La proposition arrive alors que la loi de Moore fait face à des rendements économiques décroissants. Alors que le rétrécissement des transistors devient de plus en plus coûteux, l’industrie des semi-conducteurs est à la recherche d’un nouveau cadre de performance – et peut-être d’un nouveau récit – pour l’ère post-Moore.
L’une des raisons est que les goulets d’étranglement en matière de performances s’éloignent de plus en plus de la seule densité des transistors. Le retard RC et les goulots d’étranglement d’interconnexion sont des préoccupations centrales dans la conception de puces depuis des décennies, en particulier à mesure que la loi de Moore ralentit. Les technologies telles que les chipsets, le packaging avancé et l’empilement 3D reflètent déjà une transition plus large de l’industrie vers une optimisation au niveau du système, où l’efficacité du mouvement des données devient aussi importante que la densité des transistors elle-même.
Tian Feng, directeur de l’Institut de recherche Kuaisi Manxiang, a qualifié la proposition de Huawei de pivot stratégique. « Huawei a redéfini les critères d’évolution des performances, en déplaçant l’objectif de la taille des transistors vers le retard du signal », a déclaré Tian. « Cela change le jeu d’une seule piste de recherche de processus à une double piste d’innovation de processus et de système. »
Tian a fait valoir que l’industrie est confrontée à une double contrainte : la mise à l’échelle physique ralentit tandis que le coût de chaque avancée successive continue d’augmenter, ce qui fait de « mesurer les progrès en nanomètres » une mesure de plus en plus incomplète. Il a décrit le timing du cadre τ de Huawei comme une tentative d’offrir une coordination alternative au niveau du système alors que l’industrie ne dispose toujours pas d’un cadre post-Moore largement accepté.
Tian a en outre présenté LogicFolding comme une réponse à ces contraintes : si la mise à l’échelle traditionnelle des transistors est de plus en plus limitée par les coûts de lithographie et la complexité de fabrication, la frontière d’optimisation restante se situe au niveau du système – à travers des chemins critiques plus courts, des interconnexions plus étroites et une proximité de style 3D.
Selon Xinhua, Hu Yanping, professeur à l’Institut de recherche sur les frontières numériques de l’Université des finances et de l’économie de Shanghai, a déclaré que l’industrie des semi-conducteurs approche d’un point d’inflexion induit par l’IA. « La demande informatique explosive nécessite que quelqu’un envoie le clignotant », a déclaré Hu. « Il est encourageant de constater que les entreprises commencent à dépasser la dépendance au sentier et à explorer de nouveaux paradigmes, même si le test ultime restera la validation dans le monde réel. »
Huawei a noté des progrès tangibles, signalant avoir conçu et produit en série 381 puces basées sur cette méthodologie au cours des six dernières années. La société prévoit que ses puces haut de gamme pourraient atteindre des densités de transistors équivalentes à des processus de classe 1,4 nanomètre d’ici 2031.
Les analystes suggèrent que la faisabilité dépend de l’exécution plutôt que de la simple théorie.
Zhang Lixing, président de Wuxi Chipown Micro, a proposé une analogie simplifiée : « La loi de Moore revient à mettre plus de travailleurs sur une chaîne de production. La loi Tau vise à accélérer la rotation des pièces sur cette ligne. »
Zhang a expliqué que la valeur réside dans l’intégration du système. « Cela optimise l’efficacité de la transmission des données à travers la pile », a-t-il déclaré. « Le packaging avancé est un moyen d’y parvenir, mais l’indicateur principal est la réduction du temps de transfert du signal. »
Toutefois, les experts préviennent que la mise à l’échelle de cette approche nécessite de surmonter d’importants goulots d’étranglement.
Cang Wei, vice-président de Xpeedic Technology, a souligné que les outils EDA au niveau du système constituent un catalyseur essentiel. « La loi Tau fournit une règle unique permettant aux ingénieurs de procédés, aux architectes et aux concepteurs de systèmes de collaborer », a déclaré Cang. « Mais pour que cela profite à l’ensemble du secteur, nous devons renforcer les capacités nationales en matière d’EDA au niveau du système afin de soutenir ce nouveau paradigme. »
Pour l’avenir, He Tingbo a présenté la loi Tau Scaling comme un effort collectif plutôt que comme une solution exclusive. « Aucune entreprise ne peut trouver seule toutes les réponses », a-t-elle souligné, appelant à une collaboration plus étroite entre les scientifiques, les ingénieurs et les pairs de l’industrie du monde entier pour garantir le développement durable de l’industrie électronique.
En relation: Huawei dévoile la « loi Tau Scaling » pour atteindre une densité de puce équivalente à 1,4 nanomètre d’ici 2031
