Le président tournant de Huawei, Xu Zhijun, a déclaré que les fabricants de puces peuvent atteindre des performances de pointe en utilisant une technologie de processus mature de classe 7 nanomètres en adoptant la méthodologie de conception « He’s Law » de l’entreprise, réduisant considérablement les coûts par rapport à la recherche des derniers nœuds de fabrication, selon des entretiens publiés dimanche.
« Si les entreprises suivent la loi He, elles peuvent fabriquer des puces basées sur la technologie 7 nm à moindre coût, pourquoi ne le feraient-elles pas ? » » Xu a déclaré dans une interview avec le magasin chinois de technologie de puces Jiwei.
La méthodologie, également connue sous le nom de « loi τ » ou « loi de mise à l’échelle Tau », a été présentée pour la première fois récemment lors du Symposium international de l’IEEE sur les circuits et les systèmes (ISCAS) par He Tingbo, président de la division semi-conducteurs de Huawei.
Xu a souligné qu’elle n’est pas destinée à remplacer la loi de Moore – l’observation vieille de plusieurs décennies selon laquelle la densité des transistors double environ tous les deux ans – mais qu’il s’agit d’une approche testée en pratique que Huawei a développée pour se concentrer sur la réduction de la constante de temps (τ) aux niveaux des appareils, des circuits, des puces et des systèmes plutôt que de s’appuyer uniquement sur la réduction des transistors.
« Lorsque Gordon Moore a proposé sa loi, il n’a pas non plus convaincu tout le monde de le suivre », a déclaré Xu à un autre média, SemiInsights. « Si Sa Loi a vraiment de la vitalité, elle se développera naturellement sans persuasion. Nous fournissons simplement un chemin que nous avons déjà vérifié. » Huawei a confirmé l’authenticité des deux entretiens à CGTN.
L’élément le plus distinctif de la technique est le « pliage logique », dans lequel plusieurs puces – les puces individuelles découpées dans une plaquette de silicium – sont conçues dès le départ comme une seule unité intégrée, permettant une meilleure optimisation du chemin critique. Xu l’a distingué de l’empilage 3D conventionnel par une analogie simple : « Plier signifie plier une seule feuille de papier ; empiler signifie superposer deux feuilles distinctes. »
L’économie est au cœur du discours. Xu a noté que la montée en flèche des coûts sur les nœuds avancés rend la mise à l’échelle traditionnelle de moins en moins viable. Le repliement logique sur les nœuds matures offre une alternative considérablement moins chère.
L’unité HiSilicon de Huawei fera une démonstration commerciale de cette technique plus tard cette année avec la puce Kirin 2026, le premier processeur mobile à appliquer le repliement logique. Huawei s’attend à ce que la conception atteigne l’équivalent d’une densité de transistors de classe 1,4 nm d’ici 2031.
