Des chercheurs chinois ont développé la première puce de système dynamique neuronal au monde basée sur des memristors à changement de phase, réduisant la latence de calcul en une seule étape à 2,12 millisecondes et surpassant de 50 à 478 fois les processeurs graphiques avancés actuels dans les tâches de reconstruction du cortex cérébral.
Cette percée, publiée vendredi, a été dirigée par le professeur Yang Yuchao de l’École des circuits intégrés de l’Université de Pékin, qui a déclaré au Guangming Daily que permettre aux machines de modéliser et de comprendre le monde physique en temps réel nécessite un « système dynamique neuronal » qui combine des réseaux neuronaux avec des équations différentielles. De tels systèmes peuvent reconstruire des structures cérébrales 3D fluides et précises à partir de données incomplètes et bruitées, avec un vaste potentiel d’application.
Cependant, les architectures informatiques traditionnelles souffrent d’un goulot d’étranglement majeur : la séparation de la mémoire et du calcul. Au cours du processus de résolution, d’énormes variables intermédiaires font la navette à plusieurs reprises entre la mémoire et les processeurs, comme une immense usine de données perdant du temps en transport, ce qui entraîne une latence énorme et une consommation d’énergie élevée.
Pour résoudre ce problème, l’équipe a exploité une propriété physique unique de la mémoire à changement de phase – la « dérive de conductance », qui est prévisible et contrôlable avec précision dans une certaine fenêtre de temps. Sur cette base, ils ont proposé un nouveau paradigme appelé « informatique contrôlable en mémoire ». En termes simples, ce qui nécessitait auparavant des calculs numériques répétés, un accès au cache et un déplacement des données est désormais réalisé par la propre évolution physique de l’appareil.
De plus, l’équipe a cartographié les poids du réseau neuronal sur les états de conductance à plusieurs niveaux de la mémoire à changement de phase, permettant ainsi la multiplication et l’accumulation matricielles au sein du même réseau. Ces deux tâches informatiques principales ont ainsi été intégrées dans une matrice de mémoire informatique d’une superficie totale de seulement 0,28 millimètres carrés, fabriquée à l’aide d’un procédé de 40 nanomètres. La puce atteint une latence en une seule itération de 2,12 millisecondes, marquant la première fois que le matériel dynamique neuronal entre dans l’ère de la milliseconde.
Yang a déclaré que la puce surpasse les accélérateurs dédiés de pointe actuels de 3,82 à 36,27 fois en vitesse tout en réduisant considérablement la consommation d’énergie. Dans les tâches de reconstruction de la surface du cortex cérébral, il est jusqu’à 478,18 fois plus rapide que les GPU étrangers avancés. Les maillages corticaux reconstruits sont lisses, topologiquement cohérents, capturent avec précision les structures de pliage complexes et suppriment efficacement les artefacts et les auto-intersections courants dans les méthodes traditionnelles.
Yang a ajouté que cette percée ouvre de nouvelles possibilités pour les interfaces cerveau-ordinateur et le diagnostic des maladies cérébrales. À l’avenir, des jumeaux numériques cérébraux individualisés et dynamiques pourraient devenir réalisables, fournissant une base matérielle en temps réel pour la navigation neuronale peropératoire, le dépistage précoce de la maladie d’Alzheimer et l’intervention personnalisée.
