Le PDG de Nvidia, Jensen Huang, a fait ses premiers commentaires publics sur la nouvelle « loi de mise à l’échelle Tau (τ) » proposée par Huawei, la qualifiant de « percée pour Huawei » tout en ajoutant qu’elle ne représente « aucune menace pour TSMC ».
S’adressant aux journalistes à Taipei, dans la région chinoise de Taiwan, le 28 mai, Huang a reconnu que l’approche de Huawei – utiliser l’empilement de puces pour augmenter le nombre de transistors sans réduire la largeur des lignes – est « une très bonne technologie ».
Mais il a noté que TSMC utilise ces techniques depuis près d’une décennie. « TSMC et Taiwan disposent de cette technologie depuis 10 ans », a-t-il déclaré.
Qu’est-ce que la loi d’échelle Tau (τ) ?
Le 25 mai, le directeur de Huawei, He Tingbo, a officiellement présenté la loi de mise à l’échelle Tau (τ), un nouveau principe de semi-conducteur qui remet en question la loi de Moore.
La loi de Moore s’est concentrée sur la réduction des transistors pour emballer plus de puissance sur chaque puce. Cette approche atteint des limites physiques. En dessous de 3 nanomètres, les puces deviennent instables et nécessitent des machines EUV extrêmement coûteuses – que Huawei ne peut pas acheter.
Loi de Moore : Rendre les places de stationnement de plus en plus étroites. Finalement, les portes ne s’ouvriront plus.
Emballage 3D de TSMC : empilez deux parkings séparés et ajoutez un ascenseur. Les garages sont indépendants – juste plus proches.
Logic Folding de Huawei : Concevez un bâtiment unique avec la cuisine directement au-dessus de la salle à manger, percez un trou dans le sol. Pas besoin d’ascenseur. Cela change la philosophie de conception, et pas seulement la méthode de construction.
En termes de puces : TSMC connecte des puces déjà fabriquées pour se rapprocher. Huawei repense la disposition interne d’une puce unique afin que les signaux voyagent verticalement plutôt que sur un long chemin plat.
Huawei affirme que sa puce Kirin 2026 (dans le Mate 90 cet automne) a déjà réalisé un bond de densité de transistors de 53,5 %, atteignant 238 millions de transistors par millimètre carré (238 MTr/mm²), comparable aux premières puces de 3 nm.
D’ici 2031, Huawei s’attend à ce que les puces Tau (τ) Scaling Law atteignent une densité de transistor équivalente à un processus de 1,4 nm – sans utiliser la lithographie EUV.
La société a déjà produit en masse des puces Scaling Law 381 Tau (τ) pour les smartphones, l’IA, l’automobile et les infrastructures au cours des six dernières années.
Des obstacles majeurs persistent : la dissipation thermique dans les couches empilées, la complexité de la fabrication et le manque d’outils de conception 3D matures. L’architecte en chef de Huawei affirme qu’une chaîne d’outils complète « pourrait prendre plusieurs années ».
Le smartphone Mate 90 de cet automne sera le premier véritable test. Si ces affirmations tiennent, le débat sur la feuille de route de Huawei post-Moore pourrait être très différent d’ici la fin de l’année.
(Couverture via VCG)
